
07-07-2026
LS12D105T adalah bagian dari rangkaian konverter analog-ke-digital (ADC) 12-bit chip tunggal dengan kecepatan sampel 20, 40, 65, 80, atau 105 MSa/s, yang beroperasi dari satu catu daya 3-V; Setiap perangkat dalam seri ini dilengkapi dengan amplifier sample-and-hold (SHA) berkinerja tinggi dan referensi tegangan. Menggunakan arsitektur pipa diferensial multi-tahap dengan logika koreksi kesalahan keluaran bawaan, LS12D105 ADC memberikan resolusi 12-bit dan memastikan tidak ada kode yang hilang di seluruh rentang suhu pengoperasian. Penggunaan amplifier sample-and-hold pita lebar dengan masukan diferensial sebenarnya memungkinkan perangkat menangani sinyal masukan diferensial penuh dan ujung tunggal.
LS12D105T tersedia dalam paket TSSOP (28-pin) dan QFN/LFCSP (32-pin) dan sepenuhnya kompatibel dengan pin dengan AD9235, memungkinkan desain PCB yang ada untuk digunakan tanpa modifikasi. Karakteristik chip
Tegangan suplai analog (AVDD): 2,85 V hingga 3,45 V
Tegangan suplai digital (DRVDD): 1,7 V hingga 3,45 V
Inti ADC:
- Tingkat pengambilan sampel: 5 hingga 105 MSa/s
- LS14D105: 14-bit
- LS12D105T: 12 bit
- LS10D105: 10 bit
Antarmuka output data paralel (CMOS) yang mendukung level logika 1,8 V / 2,5 V / 3 V / 3,3 V
Mendukung sinyal masukan ujung tunggal atau diferensial penuh
Rentang input yang dapat disesuaikan (skala penuh): 1,2 Vp-p, 1,6 Vp-p, dan 2 Vp-p
Konsumsi daya sangat rendah:
- LS14D105: 310mW
- LS12D105T : 260mW
- LS10D105: 220 mW
Karakteristik SNR dan SFDR:
- LS14D105 (sirip = 3,13 MHz): SNR = 69 dB, SFDR = 86 dB
- LS12D105T (sirip = 3,13 MHz): SNR = 67 dB, SFDR = 80 dB
- LS10D105 (sirip = 3,13 MHz): SNR = 60 dB, SFDR = 72 dB
Bandwidth masukan (pada -3 dB): 200 MHz
DNL dan INL:
- LS14D105: DNL = ±0,75 menit, INL = ±1,5 menit
- LS12D105T: DNL = ±0,75 menit, INL = ±1 menit
- LS10D105: DNL = ±0,75 dikurangi, INL = ±1 dikurangi
Tegangan Bias Rendah:
- LS14D105: ±1,5 mV
- LS12D105T: ±3mV
- LS10D105: ±3mV
Mendukung rentang input mode umum: 0-2V atau 0.6-2.4V