
03-07-2026
LingSiMicro LS12D105T adalah seri konverter analog-ke-digital (ADC) chip tunggal, 12-bit, 20/40/65/80/105 Mbps yang didukung oleh catu daya 3V tunggal. Semua model dalam seri ini dilengkapi dengan sample-and-hold amplifier (SHA) berkinerja tinggi dan tegangan referensi. LS12D105 menggunakan arsitektur pipa diferensial multi-tahap dengan logika koreksi kesalahan keluaran bawaan, memberikan presisi 12-bit dan memastikan tidak ada kehilangan kode di seluruh rentang suhu pengoperasian. Berkat penguat sampel-dan-tahan (SHA) diferensial sejati dengan bandwidth tinggi, chip ini dapat mendukung sinyal masukan diferensial penuh dan ujung tunggal.
LS12D105T tersedia dalam paket TSSOP 28-pin dan paket QFN 32-pin (LFCSP) dan sepenuhnya kompatibel dengan pin dengan AD9235 tanpa memerlukan modifikasi pada papan sirkuit yang ada.
Karakteristik chip
Catu daya analog AVDD mendukung tegangan dari 2.85V hingga 3.45V
Catu daya digital DRVDD mendukung tegangan dari 1.7V hingga 3.45V
Inti ADC:
– Kecepatan pengambilan sampel dari 5 hingga 105 MSa/s
– LS14D105: resolusi 14-bit
– LS12D105T: resolusi 12-bit
– LS10D105: resolusi 10-bit
Mendukung antarmuka output data CMOS paralel dengan level logika 1.8V/2.5V/3V/3.3V
Mendukung sinyal masukan ujung tunggal atau diferensial penuh
Rentang tegangan jangkauan penuh ADC yang dapat disesuaikan: 1.2V (puncak), 1.6V (puncak) dan 2V (puncak)
Konsumsi daya sangat rendah: – LS14D105: 310 mW
-LS12D105T: 260mW
-LS10D105: 220 mW
Karakteristik SNR dan SFDR:
-LS14D105 pada frekuensi input Fin = 3,13 MHz: SNR = 69 dB, SFDR = 86 dB
-LS12D105T pada frekuensi input Fin = 3,13 MHz: SNR = 67 dB, SFDR = 80 dB
-LS10D105 pada frekuensi input Fin = 3,13 MHz: SNR = 60 dB, SFDR = 72 dB
-3 dB bandwidth masukan adalah 200 MHz
DNL dan INL:
-LS14D105: DNL = ±0,75 LSB, INL = ±1,5 LSB
-LS12D105T: DNL = ±0,75 LSB, INL = ±1 LSB
-LS10D105: DNL = ±0,75 LSB, INL = ±1 LSB
Tegangan bias rendah:
-LS14D105: ±1,5mV
-LS12D105T: ±3 mV
-LS10D105: ±3 mV
Mendukung rentang input mode umum: 0~2V atau 0,6~2.4V